...
机译:通过改变器件设计参数来优化超低功耗逻辑应用的纳米级无结晶体管性能
Institute of Radio Physics and Electronics, University of Calcutta, 92 Acharya Prafulla Chandra Road, Kolkata 700009, India;
Institute of Radio Physics and Electronics, University of Calcutta, 92 Acharya Prafulla Chandra Road, Kolkata 700009, India;
Delay; Junctionless transistors; Logic performance; Low-power; ON-current; Subthreshold slope;
机译:基于多目标计算的优化无结GAA MOSFET设计,用于高性能超低功率器件
机译:超低功耗应用中基于FinFET的节能型直通晶体管绝热逻辑的设计
机译:亚阈值应用的基于超低功耗通过晶体管逻辑的延迟线设计
机译:亚阈值逻辑应用中SOI衬底上的高性能超低功率无结纳米线FET
机译:使用新兴的基于隧道的设备为超低功耗逻辑设计设备和架构。
机译:几何参数对P型无结横向栅极晶体管性能的影响
机译:支持和解释mOsavanvés:dispositif FD-sOI,transistor sans jonctions(JLT)ettransistoràcoucheminceàlele-conducteur d'oxyde amorphe。高级mOs器件的电气特性和建模:FD-sOI器件,无结晶体管和非晶氧化物半导体薄膜晶体管
机译:微电流晶体管逻辑电路的静态和动态性能。第二部分。微功率逻辑电路设计