机译:自刷新16 Mb DRAM的电路技术,其数据保持电流小于0.5 / spl mu / A / MB
机译:具有经济效益的嵌入式DRAM集成,可使用0.15 / spl mu / m技术节点及更高版本实现高密度存储器和高性能逻辑
机译:具有自基板偏置数据保持模式的18 / spl mu / A待机电流1.8V,200MHz微处理器
机译:0.3 / spl mu / m-0.7 / spl mu / m CMOS ASIC中的660 MB / s接口兆单元便携式电路
机译:Sub-0.5 / spl mu / A / MB数据保留DRAM
机译:GaP / Si上的In0.5Ga0.5As自组装量子点。
机译:在绵羊模型中使用当前技术的原型微型体外膜氧合回路的描述
机译:用于0.5V电源嵌入式/离散式DRam的60pJ,3时钟上升时间,VTH损耗补偿字线升压电路