机译:65nm SoC嵌入式6T-SRAM,设计用于具有读写操作稳定电路的可制造性
CMOS memory circuits; SRAM chips; design for manufacture; low-power electronics; nanoelectronics; system-on-chip; 65 nm; 6T-SRAM cell stability; 8 Mbit; SoC embedded 6T-SRAM; assist circuits; circuit techniques; design for manufacturability; high-yield 8M-SRAM; low st;
机译:65nm SoC嵌入式6T-SRAM,设计用于具有读写操作稳定电路的可制造性
机译:65纳米技术节点中的SRAM设计,具有读取和写入辅助电路以扩展工作电压
机译:65纳米技术节点中的SRAM设计,具有读取和写入辅助电路以扩展工作电压
机译:用于读取和写入单元稳定电路制造的65 nm SoC嵌入式6T-SRAM设计
机译:嵌入式无源RF电路的布局级电路尺寸确定和可制造性设计方法。
机译:在Co60Fe20B20 / Pb(Mg1 / 3Nb2 / 3)0.7Ti0.3O3异质结构中基于伪磁化的同时写入和读取操作演示
机译:1K位PCRAM芯片的优化优化高度可靠写入和读取操作