...
机译:利用锁相环旋转的无基准时钟和数据恢复电路
DCO; High speed serial link; clock and data recovery; decouple JTRAN/JTOL; digital CDR; digital phase-locked loop; jitter peaking; phase interpolator; phase-rotating PLL; reference-less FLL; supply regulator;
机译:具有双PFD相位旋转锁相环的1.5–5.0 Gb / s时钟和数据恢复电路
机译:具有改进的锁相环电路的40 Gb / s时钟和数据恢复模块
机译:具有改进的锁相环电路的40 Gb / s时钟和数据恢复模块
机译:具有备用双环的0.18-μmCMOS时钟和数据恢复电路
机译:延迟触发器(DFF)的亚稳定性会影响时钟和数据恢复(CDR)以及锁相环(PLL)电路。
机译:高速调频原子力显微镜的宽带低延迟锁相环电路设计的定量比较
机译:1.5-5.0 GB / S时钟和数据恢复电路,具有双PFD相位旋转锁相环