机译:门缩放对S-si Cmos器件模拟性能的影响
Department of Electrical and Electronic Engineering, Imperial College London, Exhibition Road,SW7 2BT South Kensington, UK;
Department of Computing and Automatics, University of Salamanca, Av. Requejo 33,E-49022 Zamora, Spain;
Depto. Fisica Aplicada, Universidad Salamanca, Plaza de la Merced s, E-37008 Salamanca, Spain;
机译:器件缩放对深亚微米薄栅氧化物CMOS器件的1 / f噪声性能的影响
机译:器件缩放和电源变化对CMOS门性能的影响
机译:用于超低功耗模拟/混合信号应用的口袋注入式绝缘体上硅CMOS器件和电路的亚阈值性能
机译:TAC / HFSION栅极堆栈钽组合物对具有SMT和应变CESL的积极缩放CMOS器件的装置性能的影响
机译:系统评估金属栅电极的有效功函数及其对CMOS器件性能的影响。
机译:随机纳米氮化钛晶粒引起的动态功率延迟的特性波动以及全能门纳米线CMOS器件和电路的纵横比效应
机译:用于纳米级CMOS器件的超薄栅极氧化物和高k电介质的可靠性建模
机译:多晶硅栅CmOs器件在空间和sDI环境中的性能