極低消費電力実現デジタル位相同期回路

摘要

「従来の半分以下」東京工業大学工学院電気電子系の岡田健一准教授らの研究ダループは、極低消費電力で動作する分数分周タイプのデジタル位相同期回路(PLL回路：PhaseLocked Loop)の開発に成功した。研究グループは、極低消費電力動作するIoT用無線データ収集端末を実現し、バッテリーレスでの動作を実現しようとしている。その中で、低消費電力化の一番のネックとなっていたのがPLL回路である。特に無線で用いるPLL回路では、細かい周波数調整の可能な分数逓倍型のものが必要で、従来、一番消費電力が低いものでも653μワットであつた。これをなんとか下げようと研究をスタートさせた。これまで、サブサンプリング動作により低消費電力化が可能であることが知られていたが、誤った周波数を出力してしまう問題があった。