...
机译:阻挡层沉积工艺对Cu / CVD低k SiOCH金属化的电学和可靠性能的影响
Institute of Microelectronics, Singapore Science Park II, 11 Science Park Road, Singapore 117685, Singapore;
high-density-plasma diffusion barriers; Cu dual damascene; electrical performance; dielectric breakdown;
机译:阻挡层沉积工艺对Cu / CVD低k SiOCH金属化的电学和可靠性能的影响
机译:屏障沉积工艺对Cu / CVD低k SioCH金属化电力和可靠性性能的影响
机译:屏障沉积工艺对Cu / CVD低k SioCH金属化电力和可靠性性能的影响
机译:Cu / Low-K集成的电气和可靠性评估:PVD屏障/种子和CVD SiC(n,h)帽沉积的探索
机译:通过金属有机化学气相沉积相选择合成Tl-Ba-Ca-Cu-O薄膜和多层结构。工艺优化,相变,电学表征和微结构发展。
机译:充氮多孔低k SiOCH / Mn2O3-xN / Cu集成体的电学特性和可靠性
机译:电气特性和氮充气多孔低k的可靠性的siOCH /的mn2O3-XN /铜集成