机译:基于低功率亚阈值施密特触发器的12T SRAM位单元,具有可处理变化的写能力
Bharati Vidyapeeths Coll Engn Dept Elect & Commun Engn New Delhi India;
Univ Virginia Dept Elect & Comp Engn Charlottesville VA USA;
Delhi Technol Univ Dept Elect & Commun Engn New Delhi India;
12T SRAM; Leakage power; Process variations; Schmitt trigger; Subthreshold; V-MIN; Write failure probability;
机译:基于施密特触发的低读功率12T SRAM单元格
机译:基于超低压工艺变化的施密特触发器的SRAM设计
机译:用于超低功耗设备的扩展噪声裕度亚斯雷姆电池的低功率设计
机译:基于施密特触发器的架构,采用45 NM技术的256位单元的8T SRAM,适用于低功耗应用
机译:用于高速缓存设计的低功耗SRAM单元和体系结构。
机译:使用基于SRAM的FPGA进行功率感知的高性能无线传感器网络
机译:基于施密特触发器的SRAM单元,用于超低功耗操作-一种基于CNFET的方法