...
机译:基于象限联锁分解方法的基于FPGA的脉动阵列原型
Laboratory of Digital Systems, Department of Electrical and Computer Engineering, School of Engineering, Democritus University of Thrace, Xanthi, Greece;
Laboratory of Digital Systems, Department of Electrical and Computer Engineering, School of Engineering, Democritus University of Thrace, Xanthi, Greece;
systolic arrays; processing elements; time complexity; finite-state machine; parallelism; FPGA technology;
机译:修正的Cramer规则在象限互锁分解中的应用
机译:用于线性IFMIF原型加速器喷油器斩波器的基于FPGA的互锁系统
机译:基于FPGA的缩放缩放算法加速平方公里阵列望远镜数据处理
机译:基于象限互锁分解方法的基于FPGA的Dewavefront阵列原型
机译:基于脉动阵列的可扩展积分图像体系结构的现场可编程门阵列实现。
机译:基于FPGA的高精度时差信息提取方法及其硬件电路的实现
机译:具有时钟门控方法的低功耗收缩阵列维特比解码器实现
机译:用于Toeplitz系统解决方案的高效收缩阵列:VLsI(超大型系统集成)中收缩结构构建方法的示意图