机译:流水线IEEE-754标准浮点乘法器与非流水线乘法器的比较
Department of Electronics and Communication Engineering, MANIT, Bhopal;
floating point adder; IEEE floating point standard; latency; model-sim; VHDL; xilinx ISE 5.2i;
机译:流水线IEEE-754标准浮点加法器与非流水线加法器的比较
机译:使用Verilog的高速IEEE-754四重精度浮点乘法器
机译:具有流水线的浮点乘法累加电路的数字无限脉冲响应滤波器
机译:基于乘法机的双精度浮点分配器根据IEEE-754标准
机译:基于VHDL的浮点乘法器自动流水线方法。
机译:NULL约定浮点乘法器
机译:取水点浮点单元的比较浮点单元