机译:缓冲区结构优化的VLSI架构,可实现高效的分层整数像素运动估计实现
China Jiliang Univ, Sch Informat Engn, Hangzhou, Zhejiang, Peoples R China;
Chonbuk Natl Univ, Div Elect & Informat Engn, Jeonju 561756, Jeonbuk, South Korea;
Shanghai Jiao Tong Univ, Inst Image Commun & Signal Proc, Shanghai 200030, Peoples R China;
Motion estimation; VLSI architecture; Data organization; Buffer structure;
机译:高效的分层运动估计算法及其VLSI架构
机译:快速和低功耗VLSI架构,用于两步搜索算法的高清电视半像素运动估计
机译:HEVC的VLSI实现和基于高效区域的Cordic整数DCT架构
机译:H.264 SDTV编码器的高效VLSI设计和整数运动估计的实现
机译:用于基于空间和基于小波的视频压缩的子像素运动估计和优化。
机译:使用通用Hebbian算法的高效多通道Spike排序VLSI架构
机译:用于子像素运动估计系统的高效运动矢量细化架构