...
机译:Ta / Mo堆叠双金属栅极技术适用于先浇工艺
Nanoelectronics Research Institute, AIST, 1-1-1 Umezono, Tsukuba, Ibaraki 305-8568, Japan;
metal gate; dual metal; Mo; Ta; interdiffusion; work function; FD-SOI; DG-MOSFET;
机译:在栅极优先的CMOSFET中使用NH_3灰化工艺改善了金属/高k栅极堆叠的栅极边缘轮廓
机译:高度可制造的先进栅极堆叠技术,用于低于45nm的自对准栅极优先CMOSFET
机译:采用高k栅极电介质/金属栅极堆叠的覆盖层的厚度和材料对平坦带电压(V_(FB))和等效氧化物厚度(EOT)的依赖性,适用于先栅工艺应用
机译:先进的CMOS技术的第一个栅极高k /金属栅极堆叠
机译:降低高κ/金属栅叠层表面制备工艺对环境的影响。
机译:先进技术节点的门堆叠图案建模:综述
机译:双门ABA堆叠三层石墨烯的量子霍尔效应和半金属行为