机译:用于数字信号处理器的高速吠陀乘法器
Department of ECE, College of Engineering, Munnar, PB NO 45 County Hills, Idukki, Kerala, India;
Department of ECE, College of Engineering, Munnar, PB NO 45 County Hills, Idukki, Kerala, India;
Department of ECE, College of Engineering, Munnar, PB NO 45 County Hills, Idukki, Kerala, India;
Department of ECE, College of Engineering, Munnar, PB NO 45 County Hills, Idukki, Kerala, India;
Department of ECE, College of Engineering, Munnar, PB NO 45 County Hills, Idukki, Kerala, India;
multiplier; urdhva tiryakbhyam; vedic mathematics;
机译:基于输入/输出缓冲器的Vedic乘法器设计,用于28nm FPGA上的热感知节能数字信号处理
机译:基于输入/输出缓冲器的Vedic乘法器设计,用于28nm FPGA上的热感知节能数字信号处理
机译:用于数字信号处理应用的吠陀乘法器的设计
机译:使用吠陀乘法器的高速单路径延迟反馈流水线FFT处理器
机译:开关波长皮秒脉冲及其在高速模拟和数字信号的光子处理中的应用。
机译:日常工作记忆和处理速度的数字化评估:可行性验证和经验教训
机译:现代数字信号处理器的功率有效适应vedic乘法器的新设计