Department of Electronics Engineering, Rajasthan Technical University, Kota, India;
Department of Electronics Engineering, Rajasthan Technical University, Kota, India;
Computer architecture; Delays; Pipelines; Adders; Simulation; Hardware; Complexity theory;
机译:用于单路径延迟反馈FFT架构的新型低功耗蝶形单元
机译:多径延迟反馈并行流水线FFT处理器中的恒定旋转因子乘法器共享
机译:基于Verilog的OFDM系统高速可变点流水线FFT处理器的设计与实现。
机译:使用Vedic-乘法器的高速单路径延迟反馈管道FFT处理器
机译:用于高速和节能微处理器管线的时钟逻辑多米诺电路
机译:大量延迟后的反馈处理过程中的基底神经节参与
机译:用于单路径延迟反馈FFT架构的新型低功耗蝶形单元