高速模拟乘法器及高速FPGA逻辑的仿真研究

摘要

高速模拟和数字电路作为集成电路的主要组成形式，其性能优劣对集成电路能否高效运行有着极大的影响，进行相关问题的仿真研究对实际工程的应用具有重要意义。本文主要以数字预失真系统为依据进行仿真研究。在高速模拟乘法器部分，本文首先介绍了模拟乘法器的基本原理，阐述了BJT(Bipolar Junction Transistor)和 MOS(Metal-Oxide-Semiconductor)两种不同工艺结构模拟乘法器的组成，并对其进行了相应的仿真研究，将两者的性能进行了比较。在高速FPGA逻辑电路部分，本文针对工作频率高且复杂的设计中存在的时序瓶颈问题进行了仿真研究。首先介绍了时序的基本理论知识，然后根据实际存在的时序问题，通过综合选项设置、代码优化、约束添加以及相关EDA(Electronic Design Automatic)工具的使用，最终达到了时序收敛。