This paper describes the advantage of super-parallel DSP architecture [1],[2] and its implementation by FPGA. High speed processing by pipeline and VLIW generally generates useless NOP instructions, when conditional branches and jumps are executed. These NOP instructions deteriorates processor efficiency, and therefore, the system requires more power consumption. First of all, a non-pipeline DSP is introduced to the super-parallel architecture. The first generation DSP is suitable for this purpose. The system is implemented on a FPGA chip, where the original clock speed of 8MHz is employed. Recent LSI designs do not employ power supply voltage of less than IV, due to thermal noise. Therefore, clock frequency should be set to the highest limit of non-pipeline operation for smaller size implementation, when FPGA super-parallel DSP has enough margins. The FPGA system has enough room for clock frequency under non-pipeline operation, the clock frequency is raised three times. About 300 DSPs can be equivalently mounted on a FPGA chip.%超並列DSPアーキテクチャの利点とこの利点を活用した超並列DSP［1］、［2］をFPGAにより実現した。プログラム可能なDSPでは、多くの分岐条件やジャンプがある場合、パイプラインやVLIWによる高速化を行うと、無駄なNOP命令を大量に発生する。これは効率を悪くするため、消費電力的に不利である。よって、パイプラインを用いていないDSPで超並列アーキテクチャを考える。まず、第一世代のDSPを当時のクロックのままFPGA（Virtex4）で実現した。但し、最近のLSIでは、電源電圧は熱雑音等により1V以下には出来ない。また、FPGA化した超並列DSPは、パイプライン化しなくても動作周波数として余裕がある。このため、クロック周波数を3倍に上げる。この結果、第一世代DSPを約300個相当実現できた。
展开▼
