首页> 外文期刊>電子情報通信学会技術研究報告 >時間差増幅回路の発想から発表まで
【24h】

時間差増幅回路の発想から発表まで

机译:从想法到时差放大器电路的发布

获取原文
获取原文并翻译 | 示例
       

摘要

This paper presents a Time Difference Amplifier (TDA) that amplifies the input time difference into the output time difference. Cross coupled chains of variable delay cells with the same number of stages are applicable for TDA, and the gain is adjusted via the closed-loop control. The TDA was fabricated using 65nm CMOS and the measurement results show that the time difference gain is 4.78 at a nominal power supply while the designed gain is 4.0. The gain is stable enough to be less than 1.4% gain shift under ± 10% power supply voltage fluctuation.%本発表では時間差増幅回路(Time Difference Amplifier:TDA)に関して提案する。時間差増幅回路とは、入力信号の時間差を増幅して出力の時間差へと増幅して出力する回路である。可変遅延セルをクロスかノブル接続することにより、時間差増幅回路を実現可能である。また、フィード′ミック制御を用いて時間差増幅率を制御した。今回、65nmの標準CMOSプロセスを用いて作成した試作チップを測定したところ、増幅率4.0の設計に対して4.78の増幅率が得られた。また、フィードバック制御により、土10%の電源電圧変動に対して増幅率変動は1.4%に抑えることができた。
机译:本文提出了一种时差放大器(TDA),它将输入时差放大为输出时差。具有相同级数的可变延迟单元的交叉耦合链适用于TDA,并通过闭环调整增益。 TDA是使用65nm CMOS制成的,测量结果表明,在标称电源下时差增益为4.78,而设计增益为4.0。该增益足够稳定,在±10%以下时的增益漂移小于1.4%电源电压波动%本演示提出了一种时差放大器(TDA)。时差放大电路是放大输入信号的时差并输出放大后的输出信号的时差的电路。通过以交叉或高贵的连接方式连接可变延迟单元,可以实现时差放大电路。另外,通过使用进给控制来控制时差放大率。这次,我们测量了使用标准65nm CMOS工艺制造的原型芯片,并为放大系数为4.0的设计获得了4.78的放大系数。此外,通过反馈控制,对于土壤中10%的电源电压波动,可以将放大系数的波动抑制到1.4%。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号