机译:芯片多处理器在线测试的硬件/软件协同设计架构
Massachusetts Institute of Technology, Cambridge;
Chip Multiprocessor (CMP); hard error detection; hardware/software codesign.; isolation and tolerance;
机译:专用多处理器片上系统的片上通信体系结构的硬件/软件代码
机译:针对速度进行了优化的片上系统的硬件/软件代码设计的布局意识方法和总线体系结构综合
机译:基于通用体系结构模型的方法,用于高效设计硬件/软件专用多处理器片上系统
机译:用于芯片多处理器热管理的硬件/软件协同设计架构
机译:用于芯片多处理器中的热,功率和可靠性管理的硬件/软件协同设计架构。
机译:PLDAPS:神经生理学的硬件体系结构和软件工具箱需要复杂的视觉刺激和在线行为控制
机译:斯坦福FLasH多处理器的硬件/软件协议
机译:芯片多处理器为未来的微处理器提供经济,可扩展的架构,线程级推测支持允许他们加速过去的软件