首页> 外文期刊>IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems >Fast batch incremental netlist compilation hierarchical schematics
【24h】

Fast batch incremental netlist compilation hierarchical schematics

机译:快速批处理增量网表编译层次结构示意图

获取原文
获取原文并翻译 | 示例

摘要

Fast batch and incremental algorithms for creating and updating the netlist underlying a hierarchical schematic design are presented. The algorithms can be used either for maintaining the netlist as a data structure for further online processing or as a file for use with other offline design tools that are downstream from the compilation process. The batch algorithm uses a preorder traversal of the design hierarchy to derive the netlist. The incremental algorithm trims this traversal to only those paths leading to changes in the netlist. For most user modifications the netlist can be incrementally updated in a fraction of the time required using batch compilation techniques, often with no perceivable delay to the user.
机译:提出了用于创建和更新分层原理图设计基础的网表的快速批处理和增量算法。该算法既可以用于将网表维护为数据结构,以进行进一步的在线处理,又可以用作与编译过程下游的其他离线设计工具一起使用的文件。批处理算法使用设计层次结构的预遍历来得出网表。增量算法将此遍历修剪为仅导致网表更改的那些路径。对于大多数用户修改,可以使用批处理编译技术在所需时间的一小部分内增量更新网表,通常不会给用户带来明显的延迟。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号