机译:基于SAT的模型检查的反导插值生成算法
Graduate Institute of Electronics Engineering, National Taiwan University, Taipei, Taiwan;
Algorithm design and analysis; Computational modeling; Interpolation; Model checking; Reachability analysis; Simulation; Formal verification; model checking; satisfiability; satisfiability (SAT); simulation;
机译:基于BDD相对于SAT的有界模型检验知识的线性时态逻辑存在性片段:算法及其性能
机译:具有决策的简单时态网络基于混合SAT的一致性检查算法
机译:混合系统模型检查中的抽象和反例指导的改进
机译:反例指导的内插生成算法,用于基于SAT的模型检查
机译:分布式系统软件模型检查的算法,启发式和系统方法
机译:智能破译难以理解的设计:系统生物学中的算法代数模型检查
机译:基于SAT的模型检查中的插值学习和重用
机译:混合系统模型检测中的抽象与反例引导细化