机译:具有时间调制脉冲反馈的噪声形残留放电Δ-ΣADC
Department of Electrical and Computer Engineering, University of Florida, Gainesville,;
Capacitors; Clocks; Jitter; Modulation; Noise; Quantization (signal); Redundancy; Analog-to-digital converter (ADC); delta-sigma modulation; noise-shaped quantizer; pipelined ADC; switched-capacitor circuits; time-based quantization; two-step quantizer;
机译:利用移相器的基于VCO的Δ-ΣADC的新反馈架构
机译:使用6位双噪声型量化器的4阶连续时间Δ-Σ调制器
机译:使用基于Gm-C的噪声成形量化器和数字积分器的7.2mW 75.3dB SNDR 10MHz BW CTΔ-Σ调制器
机译:一个20 MHz带宽连续时间Delta-Sigma ADC,使用时间交错的虚拟地面切换FIR反馈DAC实现82.1 dB SNDR和> 00 dB SFDR
机译:使用基于动态比较器的OTA的1-1-1-1 MASH Delta-Sigma ADC。
机译:低功耗CMOS的霍尔传感器结构简单使用双取样Delta-Sigma ADC
机译:ISSCC 2019年会议20概述:噪声形和基于VCO的ADC