机译:利用基于二氧化硅的栅极电介质,CMOS可扩展至100nm以上的节点
机译:利用基于二氧化硅的栅极电介质,CMOS可扩展到100nm以上的节点
机译:使用低于90 nm CMOS技术节点的潜在低成本前端工艺原位制造金属栅/高k介电栅叠层
机译:用于100nm节点SoC平台中的高速,低功耗和RF应用的50nm CMOS技术
机译:CMOS扩展路线图上的栅极电介质完整性,包括多栅极Fet,TiN金属栅极和HfSiON高k栅极电介质
机译:适用于未来规模化技术的高介电常数电介质和高迁移率半导体:氧化ha /锗CMOS器件的Ha基高K栅极电介质和界面工程
机译:高k和更稳定的稀土氧化物作为先进CMOS器件的栅极电介质的设计
机译:用于CmOs缩放的原子层沉积:si,Ge和III-V半导体上的高k栅介质