机译:高效的流水线FFT架构
Dept. of Comput. Sci. & Eng., Nat. Sun Yat-Sen Univ., Kaohsiung, Taiwan;
pipeline arithmetic; fast Fourier transforms; digital integrated circuits; circuit feedback; feedforward; digital signal processing chips; pipelined FFT architecture; efficient VLSI architecture; radix-4 decimation-in-time algorithm; digit-serial ari;
机译:实值串行流水线FFT的节能VLSI架构
机译:常规I / O阶流水线FFT设计的高效VLSI架构
机译:高效的流水线FFT架构
机译:可扩展的FFT架构与多管线FFT架构 - 硬件实现和成本
机译:使用Verilog HDL的管道FFT架构实现。
机译:超高效的1024点内存中FFT处理器
机译:适用于折叠流水线复杂FFT内核的高效无乘法器VLSI架构