首页> 外文期刊>Electronics Today >ST, GlobalFoundries tie up for 40nm low-power devices
【24h】

ST, GlobalFoundries tie up for 40nm low-power devices

机译:意法半导体,GlobalFoundries携手开发40nm低功耗设备

获取原文
获取原文并翻译 | 示例
           

摘要

STMicroelectronics and GlobalFoundries have partnered to develop products based on 40nm low-power (LP) bulk silicon technology. First tape out is planned to start in 2010. The 40nm LP process is suitable for the next generation of wireless applications, handheld devices, and consumer electronics, which require excellent performance and long battery life.
机译:意法半导体(STMicroelectronics)与GlobalFoundries已合作开发基于40nm低功耗(LP)体硅技术的产品。计划于2010年开始首次出带。40nm LP工艺适用于需要出色性能和长电池寿命的下一代无线应用,手持设备和消费电子产品。

著录项

  • 来源
    《Electronics Today》 |2009年第1期|62-62|共1页
  • 作者

  • 作者单位
  • 收录信息
  • 原文格式 PDF
  • 正文语种 eng
  • 中图分类
  • 关键词

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号