机译:重结晶多晶硅上的单晶边界无掺杂PNPN隧道FET:建议和理论分析
Department of Electronics and Communication Engineering, M. S. Ramaiah Institute of Technology, Bengaluru, India;
Grain boundaries; Junctions; Logic gates; Semiconductor process modeling; Silicon; Thin film transistors; PNPN TFET; Tunnel Field Effect Transistor (TFET); Tunnel field effect transistor (TFET); dopingless; glass substrates; grain boundary; poly-Si; simulation; thin film transistor (TFT);
机译:性能增强的无掺杂PNPN隧道FET:设计与分析
机译:重结晶多晶硅上的单晶边界隧道场效应晶体管:建议和研究
机译:具有可控漏极侧隧道势垒宽度的PNPN隧道FET:建议和分析
机译:对准的多晶硅晶界对大晶粒多晶硅MOSFET性能的影响分析
机译:使用重结晶的大晶粒多晶硅膜制造三维集成电路。
机译:冷轧FePd合金无序再结晶过程中的晶界演化
机译:直接观察中等变形铝单晶体内再结晶过程中的晶界迁移
机译:晶界对sOI(绝缘体上硅)mOsFET电性能影响的理论实验分析。