(mu )
机译:使用Au / SiO 2 sub>混合键合在单独的层上具有NFET和PFET的3D绝缘体上硅集成电路
, NHK Science and Technology Research Laboratories, Tokyo, Japan;
Bonding; Electrodes; Field effect transistors; Gold; Integrated circuit interconnections; Inverters; 3-D integrated circuits (ICs); CMOS integrated circuits; integrated circuit interconnections; silicon-on-insulator (SOI); wafer bonding; wafer bonding.;
机译:3-D集成电路叠层中Cu-Cu键合层的热特性
机译:将绝缘体上硅粘合到玻璃晶圆上以集成生物电子电路
机译:用于III-V化合物半导体至硅光子集成电路的低温强SiO_(2)-SiO_(2)共价晶圆键合
机译:通过低温Au / SiO2混合键合在单独的层上具有NFET和PFET的三维集成电路
机译:绝缘体上硅CMOS技术中对模拟集成电路的单事件影响的分析和表征。
机译:反射Au层上Au / SiO2三角形阵列的光学性质和传感性能
机译:将绝缘体上的硅粘合到玻璃晶片上以用于集成的生物电子电路
机译:用于引信的混合集成电路的生产工程测量第1部分集成布防和发射电路第2部分精密振荡器集成电路