...
机译:使用二维分析模型对III–V肖特基势垒双栅MOSFET进行分析和性能研究
Robert Bosch GmbH, Reutlingen, Germany;
2-D Poisson equation; III-V MOSFET; III???V MOSFET; Schottky barrier (SB); analytical modeling; compact modeling; device modeling; double-gate (DG) MOSFET; thermionic current; tunneling current; tunneling current.;
机译:基于二维分析模型的肖特基势垒双栅极MOSFET的性能研究
机译:双栅极MOSFET和肖特基势垒FET的器件电路分析:10纳米以下技术的比较研究
机译:轻掺杂肖特基势垒双栅金属氧化物场的二维分析计算和隧穿/热电子电流的估计
机译:III–V肖特基势垒双栅MOSFET的分析和2D分析建模
机译:对绝缘体上硅CMOS器件和电路(包括双栅MOSFET)的基于过程的紧凑建模和分析。
机译:更正:使用解析肖特基势垒MOSFET模型分析黑磷晶体管
机译:具有低有效肖特基势垒的高性能肖特基势垒SOI-MOSFET的建模和制造