...
机译:7纳米以下多栅极器件的寄生电容分析模型
MINATEC Campus, Grenoble, France;
Analytical model; CMOS; FinFET; benchmarking; nanowire (NW); parasitic capacitance; trigate; trigate.;
机译:基于3-D-TCAD的寄生电容提取,用于新兴的多栅极器件和电路
机译:具有超薄氧化物的CMOS器件中寄生电容衰减的解析模型
机译:多栅极FinFET器件的分析建模和仿真以及高k电介质对短沟道效应(SCE)的影响
机译:包含节点间电容的解析MOSFET模型:器件缩放和寄生限制的结果
机译:用于VLSI互连建模的寄生电容提取方法
机译:串联电容薄膜压电器件的寄生电容对输出电压的影响
机译:先进纳米级器件中寄生电容的分析和建模