机译:通过超薄BOX上的10nm直径Tri-Gate纳米线MOSFET中的衬底偏置进行阈值电压控制
LSI Technology Laboratory, Corporate R&D Center, Toshiba Corporation, Yokohama, Japan;
Logic gates; MOSFET circuits; Nanoscale devices; Random access memory; Silicon; Silicon on insulator technology; Substrates; Silicon nanowire transistor (NW Tr.); silicon on insulator (SOI); substrate bias; thin BOX;
机译:具有由反向偏置控制的可变阈值电压的低功率和低压MOSFET
机译:具有由反向偏置控制的可变阈值电压的低功率和低压MOSFET
机译:包含衬底偏置效应的三栅极无结型场效应晶体管的阈值电压模型
机译:基于线性袋轮廓的基于阈值电压模型,用于底板和漏极偏置效应的亚100nm n-mosfet
机译:阈值电压不稳定性对碳化硅mosfet可靠性的原因和影响
机译:面向低电压低能耗的超薄绝缘体上硅MOSFET低频噪声行为的经验和理论模型
机译:温度和沟道掺杂对NMOSFET BSIM3阈值电压模型的影响,取决于衬底偏置方法
机译:50 nm外延通道mOsFET中的随机掺杂阈值电压波动:3D'原子'模拟研究