机译:通过热IL和ALD HfOx的集成,用于20纳米以下CMOS逻辑应用的比例栅堆叠
Department of Electrical Engineering, Indian Institute of Technology Bombay, Mumbai, India;
DCIV; HKMG; equivalent oxide thickness (EOT) scaling; flicker noise; gate leakage; interlayer (IL) scaling; mobility; negative-bias temperature instability (NBTI); positive-bias temperature instability (PBTI);
机译:ALD-TiO2 / SION / N-SI栅极堆栈的结构和电气特性用于高级CMOS器件应用
机译:具有堆叠SiO / sub 2 / -Ta / sub 2 / O / sub 5 / -SiO / sub 2 /栅极电介质的MOS晶体管,用于CMOS技术的大规模集成
机译:ALD-HFO的结构和电气特性
机译:为20nm以下的栅极堆叠启用热IL和ALD HfOx集成
机译:将超薄(1.6-2.0 nm)RPECVD堆叠的氧化物/氮氧化物栅极电介质集成到双多晶硅栅极亚微米CMOSFET中。
机译:CmOs芯片的圆片规模集成了通过自对准掩蔽生物医学应用
机译:界面电荷对带有锡金属栅电极的纳米级Cmos生成的掺杂和未掺杂Hfox堆叠层的影响