机译:多级AES设计安全性:从SYSTEMC-TLM到FPGA
机译:基于FPGA的AES安全处理器模型的研究与设计。
机译:使用FPGA的超紧凑型高效32位AES内核设计,适用于小尺寸低功耗嵌入式应用
机译:FPGA的高度可扩展AES算法的FPGA实现,采用改进的混合列和门替换技术,用于TCP / IP中的安全性应用
机译:AES无源自动柜员机(ATM)生物识别安全系统设计使用FPGA实现
机译:用于硬件安全应用的Xilinx FPGA的改进的公共不可渗透功能设计
机译:实时安全/不安全视频时延测量/分析基于FPGA的线内安全性
机译:针对FpGa中实际设置时间违规攻击的不同aEs实现的安全性评估