...
首页> 外文期刊>International Journal of Engineering Trends and Technology >Comparison of Efficient and High Speed Adders for Vedic Multipliers: A Review
【24h】

Comparison of Efficient and High Speed Adders for Vedic Multipliers: A Review

机译:吠陀乘法器的高效加法器和高速加法器的比较:回顾

获取原文
   

获取外文期刊封面封底 >>

       

摘要

In the VLSI system design, the main areas of research are the reduced size & high speed path logic systems. A fundamental requirement of high speed addition and multiplication is always needed for the high performance processors. In the digital system, th
机译:在VLSI系统设计中,主要研究领域是缩小尺寸和高速路径逻辑系统。高性能处理器始终需要高速加法和乘法的基本要求。在数字系统中,

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号