Univ. of North Carolina, Charlotte, NC, USA;
integrated circuit design; timing circuits; delays; low-power electronics; power supply circuits; local power supply voltage; power supply variations; delay; clock gating; dynamic power dissipation; timing closure; deep-submicron circuits; power grou;
机译:通过具有部分门控时钟的延迟时钟覆盖来增强具有高门控时钟的低功耗设计
机译:优化设计时序:芯片上的变化,时钟门控和现代数字设计的时钟网络的复杂性使过时的时钟树综合(CTS)方法失效
机译:带门控时钟的低功耗系统VLSI的高级区域/延迟/功率估计
机译:通过放置感知群集减少同时采用时钟门控和电源门控设计的时序开销
机译:功率和定时驱动最佳栅极,时钟缓冲器和时钟线寸在高性能数字集成电路中尺寸
机译:基于超低功耗智能设备的尖峰驱动时钟和功率的始终如一的亚微型尖峰神经网络
机译:具有非周期性门控时钟的时序验证