机译:并行体系结构核心DSP(PACDSP)处理器上AAC解码器的VLIW感知软件优化
audio coding; audio equipment; decoding; digital signal processing chips; media streaming; optimisation; parallel architectures; MPEG; VLIW-aware software optimization; advanced audio coding; decoding blocks; frequency 15 MHz; memory size 27 KByte; parallel architect;
机译:并行架构核心(PAC)-台湾首款多核应用处理器SoC第一部分:硬件架构和软件开发工具
机译:自适应多核DSP架构的硬件/软件协同可重新配置指令解码器
机译:并行化和优化神经编码器-解码器模型,而无需在多核体系结构上进行填充
机译:PACDSP VLIW处理器AAC解码器的优化技术
机译:基于软件定义的无线电并行处理架构的GSM基带优化
机译:ProQEXAFS:高度优化的QEXAFS数据并行化快速处理软件
机译:用于优化多处理器Dsp架构中缓存的软件工程方法:Tms320C80实现低级图像处理的实时执行