机译:线程分区和值预测,以利用推测性线程级并行性
Dept. d'Arquitectura de Computadors, Univ. Politecnica de Catalunya, Barcelona, Spain;
parallel architectures; iterative methods; program control structures; parallelising compilers; multi-threading; prediction theory; program slicing; speculative thread-level parallelism; data speculation technique; value prediction; increment predictor; history table; thread partitioning; branch prediction; thread spawning policies; clustered architecture;
机译:P-DRAMSim2:在DRAMSim2中利用线程级并行性
机译:通过使用引用依赖图在HEVC上利用线程级并行性
机译:使用多核体系结构利用线程级和指令级并行性对质谱数据进行聚类
机译:平衡线程分区,以有效利用推测性线程级并行性
机译:在可重构体系结构上利用线程级并行性:一种跨层方法
机译:利用多核体系结构利用线程级和指令级并行性对质谱数据进行聚类
机译:用于利用推测线程级并行性的线程分区和值预测
机译:寻找思辨线程级并行