机译:时间逻辑模型检查中BDD和其他数据结构的大小
DIAG, Sapienza University of Rome, Via Ariosto 25, Roma, Italia;
DIAG, Sapienza University of Rome, Via Ariosto 25, Roma, Italia;
DIAG, Sapienza University of Rome, Via Ariosto 25, Roma, Italia;
Model checking; Data structures; Boolean functions; Strips; Complexity theory; Integrated circuit modeling; Planning;
机译:基于BDD相对于SAT的有界模型检验知识的线性时态逻辑存在性片段:算法及其性能
机译:通过时间间隔逻辑模型检查评估时间数据集
机译:平面结构上的模型检查计数时间逻辑
机译:论文“使用具有三值时间逻辑的部分Kripke结构进行模型检查”中的一些问题
机译:使用多路决策图对一阶时间逻辑进行模型检查。
机译:使用贴纸自动机模型检查时间逻辑公式
机译:在时间逻辑模型检查中BDDS和其他数据结构的大小
机译:具有公平约束的petri网线性时态逻辑性质模型检验。