机译:VCLEARIT:一种用于纳米技术的VLSI CMOS电路减少泄漏技术
VSDCAD Laboratory, EECS Department,Syracuse University,Syracuse, NY-13244, USA;
机译:纳米CMOS VLSI系统的漏电降低技术及技术扩展对漏电功率的影响
机译:使用自调节电压电平电路的纳米级静态CMOS VLSI乘法器电路的待机泄漏功率降低
机译:CMOS VLSI电路的降低泄漏功率的新技术
机译:CMOS VLSI电路深亚微米级亚阈值泄漏减少技术分析
机译:纳米级CMOS电路中减少泄漏技术的性能折衷。
机译:用于超低噪声CMOS图像传感器的基于多采样的信号读取电路的降噪效果
机译:降低CMOS VLSI电路泄漏功率的不同低功耗设计技术的比较研究