机译:具有内存级和线程级并行性意识的GPU架构分析模型
Electrical and Computer Engineering Georgia Institute of Technology;
School of Computer Science Georgia Institute of Technology;
analytical model; CUDA; GPU architecture; memory level parallelism; warp level parallelism; performance estimation;
机译:CRAT:支持GPU的协调寄存器分配和线程并行优化
机译:同步多线程处理器的内存级并行感知获取策略
机译:GPU性能与线程平行性:可伸缩性分析和改进TLP的新方法
机译:具有内存级和线程级并行性意识的GPU架构分析模型
机译:在可重构体系结构上利用线程级并行性:一种跨层方法
机译:利用多核体系结构利用线程级和指令级并行性对质谱数据进行聚类
机译:具有内存级和线程级并行性意识的GPU架构分析模型