机译:使用FPGA中的嵌入式模块高效实现大数的2的补数乘法器
Department of Electrical and Computer Engineering. Royal Military College of Canada, PO Box 17000, Station Forces, Kingston. Ontario, Canada K7K 7B4;
baugh-wooley algorithm; embedded blocks in FPGAs; large size multiplier; two's complement number;
机译:在FPGA中使用多颗粒嵌入式DSP模块实现大号有符号乘法器的高效方案
机译:在FPGA中使用多颗粒嵌入式DSP模块实现大号有符号乘法器的高效方案
机译:FPGA中嵌入式乘法器模块的功耗估算
机译:在FPGA上优化了大型两者补充乘数的实现
机译:在现代FPGA中实现乘法器电路的高效算法和架构。
机译:基于面向嵌入式图像处理的FPGA的高效智能CMOS相机
机译:使用FPGA的BCD乘法器有效实现
机译:基于FpGa的定制嵌入式控制器的实现