Bit-Slice Butterfly Processing Units for 64-Point RSFQ FFT Processors

Guang-Ming Tang; Pei-Yao Qu; Xiang-Yu Zheng; Jia-Hong Yang; Xiao-Chun Ye; Dong-Rui Fan; Ning-Hui Sun

首页> 外文期刊>IEEE Transactions on Applied Superconductivity >Bit-Slice Butterfly Processing Units for 64-Point RSFQ FFT Processors

【24h】

Bit-Slice Butterfly Processing Units for 64-Point RSFQ FFT Processors

机译：用于64点RSFQ FFT处理器的位片蝴蝶处理单元

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

In this article, 8-bit bit-slice butterfly processing units (BPUs) are proposed for 64-point rapid single-flux-quantum (RSFQ) fast Fourier transform processors. The BPUs are based on radix-2, mixed-radix, and split-radix algorithms, respectively. Unlike t

机译：在本文中，针对64点快速单通量量子（RSFQ）快速傅里叶变换处理器，提出了8位比特切片蝶形处理单元（BPU）。 BPU分别基于基数2，混合基数和拆分基数算法。不像t

著录项

来源
《IEEE Transactions on Applied Superconductivity》 |2020年第1期|1-6|共6页
作者
Guang-Ming Tang; Pei-Yao Qu; Xiang-Yu Zheng; Jia-Hong Yang; Xiao-Chun Ye; Dong-Rui Fan; Ning-Hui Sun;
展开▼
作者单位

State Key Laboratory of Computer Architecture Institute of Computing Technology Chinese Academy of Sciences Beijing China;

Sta;

展开▼
收录信息美国《科学引文索引》(SCI);美国《工程索引》(EI);
原文格式 PDF
正文语种 eng
中图分类
关键词
Logic gates; Signal processing algorithms; Program processors; Adders; Computer architecture; Pipelines; Hardware;

机译：逻辑门信号处理算法;程序处理器;加法器;计算机架构;管道;硬件;
入库时间 2022-08-18 04:35:08

相似文献

外文文献
中文文献
专利

1. Reconfigurable Superconducting FFT Processor Using Bit-Slice Block Share Processing Unit [J] . Narendran S., Selvakumar J., Vijayan K. Microprocessors and microsystems . 2020,第Nova期

机译：使用位切块块共享处理单元可重新配置超导FFT处理器
2. Design and Implementation of fully pipelined 64-point FFT Processor in a FPGA [J] . Ramesha M., T. Venkata Ramana International Journal of Applied Engineering Research . 2016,第6aPta2期

机译：FPGA中全流水线式64点FFT处理器的设计与实现
3. Implementation of 64-Point Reconfigurable FFT Processor for ASIP Architecture [J] . B.S.Mahant, L.P.Thakare International Journal of Advanced Computer Research . 2013,第10期

机译：用于ASIP架构的64点可重配置FFT处理器的实现
4. Logic Design of a 4-Bit Bit-Slice Matrix Multiplier for 32-Bit RSFQ Artificial Intelligence Processors [C] . Guang-Ming Tang International Superconductive Electronics Conference . 2017

机译：用于32位RSFQ人工智能处理器的4位位片矩阵乘法器的逻辑设计。
5. Efficient FFT engines for embedded signal processing applications. [D] . Xiao, Xin. 2010

机译：适用于嵌入式信号处理应用的高效FFT引擎。
6. An Ultra-Area-Efficient 1024-Point In-Memory FFT Processor [O] . Hasan Erdem Yantir, Wenzhe Guo, Ahmed M. Eltawil, 2019

机译：超高效的1024点内存中FFT处理器
7. Design and FPGA Implementation of 64-Point FFT Processor [O] . G. KRISHNA RAO, BIGHNESWAR PANDA, T. SRIDHAR 2014

机译：设计和FPGA实现64点FFT处理器

Bit-Slice Butterfly Processing Units for 64-Point RSFQ FFT Processors

摘要

著录项

相似文献

相关主题

期刊订阅