...
机译:使用3D计算技术的互连电路模型
Laboratoire de Genie Electrique de Paris UMR 8507 CNRS, SUPELEC, Universite Paris-Sud, Universite Pierre et Marie Curie Plateau de Moulon, 91192 Gif-sur-Yvette cedex, France;
electromagnetic compatibility; interconnecting wires; equivalent circuits;
机译:3D宽带计算技术的电路模型
机译:亚阈值互连电路的紧凑模型和串扰计算
机译:亚阈值互连电路的紧凑模型和延迟计算
机译:3D SiP技术形成的基于3D互连的电路单元的建模和设计,该技术模仿了用于神经形态计算应用的脑神经元
机译:多核和3D集成电路的互连设计技术。
机译:具有无通孔多层金属互连的高度堆叠3D有机集成电路
机译:节能片上互连互连电路技术的比较研究