基于共享存储技术的乱序TCP 分段重排电路设计

摘要

传输控制协议(Transmission Control Protocol,TCP)处理引擎可以广泛应用于数据中心的各类型服务器,降低处理器负荷。为提高TCP协议处理引擎处理数据的分段效率,设计了一种基于共享存储技术的乱序TCP分段重排电路,其采用静态随机存储器(Static Random Access Memory,SRAM)存储,具有结构简单、存储资源利用率高、低时延的特性,可有效克服内容寻址存储器(Content Addressable Memory,CAM)或三态内容可寻址存储器(Ternary Content Addressable Memory,TCAM)高功耗以及可扩展性差的缺点,同时满足上千条连接的工作需求;分析了电路的具体结构、关键调度算法和工作流程,并进行了仿真。电路基于Xilinx ZYNQ 7000系列的现场可编程门阵列(Field-Programmable Gate Array,FPGA)实现,对主要硬件资源消耗进行了综合分析。