TCP段乱序重排的硬件设计与实现

摘要

介绍了一种基于FPGA设计的网络协议处理器中TCP段乱序重排硬件结构的设计与实现.乱序处理过程完全基于描述符,避免了数据payload的拷贝.该结构的独特设计降低了处理的时间复杂度,且具有很好的灵活性和扩展性,性能也能完全满足高速网络发展的要求.文中详细介绍了乱序重排部件的数据结构及其工作原理,并对比其它硬件设计进行分析.