首页> 中文期刊> 《科技风》 >定制外部参考时钟提升FPGA中的SERDES接口性能

定制外部参考时钟提升FPGA中的SERDES接口性能

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

团队文献服务 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

本文阐述了一种为基于SEDES拓扑结构串行通信标准的ASIC确定参考时钟的方法,根据这个方法,设计者可以设计一个最佳的外部参考时钟,既能够满足SERDES的性能要求,又能使解决方案更具成本效益.

著录项

来源
《科技风》 |2010年第9期|248|共1页
作者
陈廷勇;
展开▼
作者单位

深圳市朗驰欣创科技有限公司,广东深圳,518055;

展开▼
原文格式 PDF
正文语种 chi
中图分类
关键词
SERDES ; 串行数据传输; 外部参者时钟;

相似文献

中文文献
外文文献
专利

1. Silicon Labs发布56G/112G SerDes时钟产品系列 Si539x时钟提升频率灵活性和抖动性能 [J] . . 电子制作 . 2018 ,第12期
2. 提供先进信号路径解决方案NS多种接口产品提升FPGA性能 [J] . 宫丽华 . 电子测试 . 2005 ,第012期
3. 为基于FPGA的设计选择绝佳的内部或者外部时钟解决方案 [J] . James Wilson . 今日电子 . 2014 ,第009期
4. 基于FPGA的串行接口时钟电路的设计 [J] . 郭来功 . 现代电子技术 . 2007 ,第018期
5. FPGA内部时钟系统间的FIFO数据接口 [J] . 孙广彬 ,许媛媛 ,何金田 . 郑州大学学报（理学版） . 2003 ,第002期
6. 基于FPGA的SERDES接口设计与实现 [C] . 李优杏 ,周先敏 ,吕军红 . 中国通信学会第五届学术年会 . 2008
7. 基于FPGA高速SerDes串行接口模块发送端设计 [A] . 陈英骥 . 2018

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号