TDICCD时序设计在FPGA中的工程实现

摘要

文章结合TDICCD和FPGA器件特点,主要从设计目标分析,VHDL算法描述、综合、布线、仿真、代码优化、代码测试验证等几方面,阐述了TDICCD时序设计的全过程;利用同步设计的思想避免了竞争与冒险;利用RC延迟模块实现了时序的精确调整; 利用模块化思想提高了代码的可重用性、可测试性、可读性.最终,实现了一个6MHz像元输出速率下能正常工作的TDICCD的成像系统.