首页> 中文期刊> 《科技信息》 >FPGA设计中的时序收敛与时钟切换

FPGA设计中的时序收敛与时钟切换

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

FPGA作为最为广泛使用的可编程器件,已经广泛存在于我们的数字电路设计工作中.但是如果对FPGA缺乏深入了解.将严重影响FPGA实际工作的可靠性.本文介绍了FPGA设计中需要着重考虑的两个问题及解决方法.

著录项

来源
《科技信息》 |2011年第1期|127-129|共3页
作者
梅建超;
展开▼
作者单位

中国电子科技集团公司第四十一研究所;

安徽;

合肥;

233006;

展开▼
原文格式 PDF
正文语种 chi
中图分类
关键词
FPGA; 时序; 时钟; 收敛;

相似文献

中文文献
外文文献
专利

1. FPGA设计中的时序收敛与时钟切换 [J] . 梅建超 . 科技信息（学术版） . 2011,第001期
2. 静态时序工具在DDR Memory妾口时序收敛和后仿真中的应用 [J] . 陈杰 ,刘勇 . 集成电路应用 . 2019,第008期
3. 芯片层次化物理设计中的时序预算及时序收敛 [J] . 杨磊 ,孙丰刚 ,柳平增 . 计算机与数字工程 . 2011,第010期
4. FPGA设计中的跨时钟域问题 [J] . 俞帆 ,张伟欣 . 现代电子技术 . 2014,第007期
5. FPGA设计中的组合逻辑与时钟方案 [J] . Jennifer Stephenson . 世界电子元器件 . 2003,第009期
6. FPGA设计中加速时序收敛的方法研究 [C] . 常晓剑 ,王忆文 . 2009四川省电子学会半导体与集成技术专委会学术年会 . 2009
7. 基于55nm工艺ASIC芯片的时钟树综合与时序收敛研究 [A] . 张文龙 . 2021

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号