基于时钟移位的动态寄存器设计与二进制序列的实现

摘要

本文提出了一种使用脉冲锁存器的寄存器堆设计方法。脉冲锁存器在性能、面积和功率方面具有一些优势,是寄存器堆的一种有吸引力的实现方式,也就是MOS电流模式逻辑(MCML)动态寄存器。该寄存器采用工作在主从配置下的三态缓冲器。本文还研究了寄存器在时钟重叠时的行为,发现它不符合预期的功能。快速移位寄存器消耗很大的时钟功率,因为移位寄存器的位宽和时钟频率与PWM占空比分辨率成比例增加。初步结果表明,与传统建筑相比,在面积和功耗方面都有很大的节省。使用该方法设计的移位寄存器有望在速度性能上获得极大的提高。与传统的同类设计相比,针对Xilinx Virtex 6设备的整体时延降低了41.9%以上。对于二进制序列,自相关函数不是指数为零的,也就是说,二进制序列不是马尔可夫二进制序列。以下分析了基于反馈移位寄存器的后处理产生马尔可夫二进制随机序列的方法。