基于FPGA的数字频率计设计

摘要

设计是以FPGA为处理模块，以VHDL做为描述语言。20MHz的晶振做为主时钟，外部两个按键分别是使能按键和复位按键，便于进行人工控制。该设计通过直接测量的方法对被测信号的频率进行检测并显示。详细介绍了系统的各个设计模块，并对调试过程进行说明。该设计可以做成便携式手持设备用于测量手机中的实时时钟信号频率，还可以对音频信号的频率进行检测。