首页> 中文期刊> 《科学技术与工程》 >基于VHDL的高可靠性RAM的IP核设计

基于VHDL的高可靠性RAM的IP核设计

         

摘要

设计一个采用扩展Hamming码来纠错的高可靠性RAM的IP核.提出一种充分利用厂商提供的,经过特殊优化的基本宏功能模块来设计RAM的IP核的方案.试验结果证明,该RAM IP核满足设计要求,可以正确的配合CPU执行指令,具备应用价值.

著录项

  • 来源
    《科学技术与工程》 |2007年第14期|3547-3551|共5页
  • 作者

    谈荒; 邱跃洪; 陈智; 李巍;

  • 作者单位

    中国科学院研究生院,北京,100039;

    中国科学院西安光学精密机械研究所,西安,710119;

    中国科学院西安光学精密机械研究所,西安,710119;

    中国科学院研究生院,北京,100039;

    中国科学院西安光学精密机械研究所,西安,710119;

    中国科学院研究生院,北京,100039;

    中国科学院西安光学精密机械研究所,西安,710119;

  • 原文格式 PDF
  • 正文语种 chi
  • 中图分类 TN919.31;
  • 关键词

    VHDL; 扩展Hamming码; RAM; IP核; 可靠性; 纠错;

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号