退出
我的积分:
中文文献批量获取
外文文献批量获取
罗浩; 许艳; 仲佳嘉;
江西趣工大学应用科学学院;
江西赣州;
341000;
武汉理工大学信息学院;
湖北武汉430070;
数字逻辑电路设计; 分频器; FPGA; Verilog HDL;
机译:基于Verilog HDL定点算法和状态机控制的通用混沌信号发生器的设计和FPGA实现
机译:基于Verilog / VHDL的FPGA中可综合的32位四级流水线RISC处理器的设计与实现
机译:在FPGA上用Verilog HDL实现的高速故障注入工具,用于测试容错设计
机译:基于FPGA的矩阵键盘通用IP内核设计以及使用Verilog HDL的实现
机译:在Altera MAX Plus II开发环境下,使用Verilog HDL测试基于嵌入式内核的时序电路的实现。
机译:基于模型的设计浮点累加器。研究案例:支持向量机内核功能的FPGA实现
机译:基于FPGA的FFT协处理器的设计与实现使用Verilog硬件描述语言
机译:基于单事件翻转发生率的基于sRam的FpGa设计中的容错实现
机译:分布式微处理器系统与基于宏单元的设计相接口,该设计实现为ASIC或FPGA面包板以及相关的通用总线协议
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。